“V-FOUCS KIT”是一套基于 XILINX FPGA Zynq7000 系列平台的完整摄像机解决方案。它由硬件系统、操作系统和 IP 核组成，从前端图像采集、到图像处理、定制算法、图像压缩和传输控制的完整开发平台。V-FOUCS KIT 采用了开放式设计，并开源大部分源代码，为用户提供“完整、便捷、灵活”摄像机开发环境，保障用户可以专注于特殊需求的功能开发。同时，产品还配套丰富的 IP 核和功能算法产品供用户选择，从而大大降低开发难度、缩短开发周期、节省成本，更高效的实现产品研发与应用。
V-FOUCS KIT 适用于摄像机产品的设计开发、IP 核及算法产品的应用验证。
硬件参数
DIM CORE V1核心板功能
|
|
|
CPU
|
处理器系统单元（PS）：
基于高性能双核ARM Cortex-A9处理系统
双通道高速缓存
最高支持1GB DDR
最高支持866MHz主频
支持10/100/1000M Ethernet
可编程逻辑单元（PL）：
|
|
|
可编程逻辑单元
|
28K，约43万ASIC门
|
85K，约130万ASIC门
|
|
|
|
|
|
|
|
|
|
|
|
|
内存
|
512MB DDR3 SDRAM（256MB×2）
|
|
|
|
|
指示灯
|
一个电源指示灯（红色），一个FPGA DONE指示灯
|
|
|
连接器
|
2×140PINS，提供所有PS和大部分PLIO，并全部采用等长差分设计
|
|
|
|
产品功能
图2 DIM CORE V1核心板功能标注图
Overload开发板功能列表
|
|
|
|
|
TF card
|
1路TF card（支持外部启动）
|
|
|
Ethernet
|
1路10/100/1000以太网接口
|
|
|
|
|
|
|
跳线帽
|
三个跳线帽分别支持选择JTAG、QSPI、SDIO启动模式
|
|
|
|
|
|
|
HDMI
|
1路HDMI接口，YCrCb 16bit，不支持音频
|
|
|
J1口
|
J1使用一个40位的FPC座，将Zynq-7000 PL上的12对普通IO和一对CLK IO以差分线形式引出，另引出直流5V电源为用户使用。
|
|
|
J7口
|
Overload上的J7口使用32位的2MM间距双排排针。其中17~32位引出了Zynq-7000 PL中的16根单端线。2、4、6位作为USB HUB使用。1、3、5、7、9、11作为外接JTAG使用。
|
|
|
|
Overload功能标识
图3 OVERLOAD开发板功能标识
传感器板产品功能
MT9P031传感器板
|
|
|
|
|
有效图像面积
|
5.70mm x 4.28mm；7.13mm 对角线
|
|
|
|
|
|
|
|
|
快门类型
|
全局复位 (GRR) ；滚动快门 (ERS)
|
|
|
最大图像速率 / 像素时钟
|
96 Mp/s at 96 MHz (2.8V I/O)；48 Mp/s at 48 MHz (1.8V I/O)
|
|
|
|
|
|
VGA (640 x 480)
|
最大 53 fps
|
|
|
|
|
灵敏度
|
1.4 V/lux-sec (550nm)
|
|
|
|
|
|
|
|
|
|
数字电源
|
1.7-1.9V (1.8V nominal)
|
|
|
模拟电源
|
2.6-3.1V (2.8V nominal)
|
|
|
功耗
|
381mW at 15 fps full resolution
|
|
PYTHON传感器板
|
|
|
有效像素
|
5 M像素: 2592 (H) x 2048 (V)；2 M像素: 1984 (H) x 1264 (V)
|
|
|
|
|
时钟
|
360 MHz (10-bit) / 288 MHz (8-bit)
|
|
|
转换效率
|
0.107 LSB10/e-，143uV/e-
|
|
|
|
|
|
|
|
|
|
DIM Video-kit提供的IP核
|
|
|
|
|
|
|
HiSPISensor 控制器
|
加密代码
|
30 分钟测试版
|
|
|
|
|
双线性 Bayer 矩阵插值
|
加密代码
|
30 分钟测试版
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
彩色 Rescaler
|
加密代码
|
30 分钟测试版
|
|
|
|
|
|
